Address counter for addressing synchronous high-frequency digital circuits, in particular memory devices

   
   

The novel address counter can be used in combination with an existing test unit--serving for testing digital circuits--for addressing synchronous high-frequency digital circuits, in particular fast memory devices. Address offset values are provided in programmable offset registers, with a multiplexer circuit and a selection and combination circuit, on the basis of input signals which are fed in at low frequency and in parallel by the test unit. Simple address changes and address jumps can be realized at a high clock frequency in a very flexible manner.

De nieuwe adresteller kan in combinatie met een bestaande proefbank die -- worden gebruikt voor het testen van digitale kringen dient -- voor het richten van synchrone digitale kringen met hoge frekwentie, in het bijzonder snelle geheugenapparaten. De de compensatiewaarden worden van het adres voorzien in programmeerbare compensatieregisters, van een multiplextelegraafkring en een selectie en combinatiekring, op basis van inputsignalen die binnen bij lage frequentie en tegelijkertijd parallel door de proefbank worden gevoed. De eenvoudige adresveranderingen en de adressprongen kunnen bij een hoge klokfrequentie worden gerealiseerd in een zeer flexibele manier.

 
Web www.patentalert.com

< Dynamic redistribution of parity groups

< Providing fault-tolerance by comparing addresses and data from redundant processors running in lock-step

> Object oriented approach to a redundant array storage system

> Profile-driven data layout optimization

~ 00164