Microprocessor and device including memory units with different physical addresses

   
   

A main memory and a higher-speed local memory are externally connected to a microprocessor. The entire load module is developed in the main memory. A part or all of the instruction codes in the load module developed in the main memory are stored in the local memory. A memory management unit for data converts a logical address of the entire load module into a physical address of the main memory. A memory management unit for instructions converts a logical address of the instruction code stored in the local memory into a physical address of the local memory. A CPU core gains the instruction code from the local memory at the time of execution of the instruction.

Una memoria centrale e una memoria locale di alto-velocità esternamente sono collegate ad un microprocessore. L'intero modulo di carico è sviluppato nella memoria centrale. Una parte o tutti i codici di istruzione nel modulo di carico sviluppato nella memoria centrale è immagazzinato nella memoria locale. Un'unità dell'amministrazione di memoria per i dati converte un indirizzo logico di intero modulo di carico in indirizzo fisico della memoria centrale. Un'unità dell'amministrazione di memoria per le istruzioni converte un indirizzo logico del codice di istruzione immagazzinato nella memoria locale in indirizzo fisico della memoria locale. Un nucleo del CPU guadagna il codice di istruzione dalla memoria locale ai tempi dell'esecuzione dell'istruzione.

 
Web www.patentalert.com

< Methods and apparatus for performing a memory management technique

< Logical partitioning via hypervisor mediated address translation

> Method, apparatus and program storage device for enabling the reading of data from a named pipe while minimizing the use of system resources

> Superscalar processor having content addressable memory structures for determining dependencies

~ 00164