System and method for testing high pin count electronic devices using a test board with test channels

   
   

An automated test system for testing electrical device I/O pad continuity includes a load board upon which the device under test ("DUT") is mounted. The number of I/O pins on the DUT exceeds the number of direct testing channels available on the load board. The excess number of I/O pins are connected to boundary scan cells of one or more boundary scan devices. The boundary scan devices receive one or more test data input patterns and test control signals via connection points on the load board. The boundary scan devices, which are complaint with JTAG boundary scan testing standards, are utilized to indirectly test the electrical continuity from the I/O pads of the DUT to the external pins or solder balls of the DUT.

Un sistema automatizado de la prueba para probar continuidad del cojín del dispositivo eléctrico I/O incluye un tablero de carga sobre el cual el dispositivo bajo prueba ("DUT") se monte. El número de los pernos de I/O en el DUT excede el número de los canales de prueba directos disponibles en el tablero de carga. Exceso del número de los pernos de I/O está conectado con las células de la exploración del límite de unos o más dispositivos de la exploración del límite. Los dispositivos de la exploración del límite reciben unos o más patrones de la entrada de datos de prueba y prueban señales de control vía puntos de la conexión en el tablero de carga. Los dispositivos de la exploración del límite, que son queja con estándares de prueba de la exploración del límite de JTAG, se utilizan para probar indirectamente la continuidad eléctrica de los cojines de I/O del DUT a los pernos o a las bolas externos de la soldadura del DUT.

 
Web www.patentalert.com

< Apparatus and method for testing memory in a microprocessor

< Method of evaluating semiconductor integrated circuit to be designed in consideration of standby DC leakage current

> Process of restructuring logics in ICs for setup and hold time optimization

> Method and program product for designing hierarchical circuit for quiescent current testing

~ 00165