Three dimensional device integration method and integrated device

   
   

A device integration method and integrated device. The method may include the steps of directly bonding a semiconductor device having a substrate to an element; and removing a portion of the substrate to expose a remaining portion of the semiconductor device after bonding. The element may include one of a substrate used for thermal spreading, impedance matching or for RF isolation, an antenna, and a matching network comprised of passive elements. A second thermal spreading substrate may be bonded to the remaining portion of the semiconductor device. Interconnections may be made through the first or second substrates. The method may also include bonding a plurality of semiconductor devices to an element, and the element may have recesses in which the semiconductor devices are disposed. A conductor array having a plurality of contact structures may be formed on an exposed surface of the semiconductor device, vias may be formed through the semiconductor device to device regions, and interconnection may be formed between said device regions and said contact structures.

Un metodo di integrazione del dispositivo e un dispositivo integrato. Il metodo può includere i punti direttamente di legame del dispositivo a semiconduttore che ha un substrato ad un elemento; e rimuovendo una parte del substrato per esporre una parte restante del dispositivo a semiconduttore dopo il legame. L'elemento può includere uno di un substrato usato per la diffusione termica, l'impedenza corrispondenti o per isolamento di rf, un'antenna e una rete di corrispondenza formata dagli elementi passivi. Un secondo substrato di diffusione termico può essere legato alla parte restante del dispositivo a semiconduttore. Le interconnessioni possono essere fatte attraverso i primi o secondi substrati. Il metodo può anche includere il legame della pluralità di dispositivi a semiconduttore ad un elemento e l'elemento può avere incavi in où i dispositivi a semiconduttore sono disposti di. Un allineamento del conduttore che ha una pluralità di strutture del contatto può essere formato su una superficie esposta del dispositivo a semiconduttore, i vias possono essere formati tramite il dispositivo a semiconduttore alle regioni del dispositivo e l'interconnessione può essere formata fra le regioni dette del dispositivo e le strutture dette del contatto.

 
Web www.patentalert.com

< Method of manufacturing a device, device manufacturing apparatus, device, and electronic apparatus

< Stacked organic memory devices and methods of operating and fabricating

> Conductive trace with reduced RF impedance resulting from the skin effect

> Integrated fuse with regions of different doping within the fuse neck

~ 00165