A processor having a reduced data hazard penalty includes a register set,
at least one execution unit that executes load instructions to transfer
data into the register set, and a load queue. The load queue contains at
least one entry, and each occupied entry in the load queue stores load
data retrieved by an executed load instruction in association with a
target address of the executed load instruction. The load queue has
associated queue management logic that, in response to execution by the
execution unit of a load instruction, determines by reference to the load
queue whether a data hazard exists for the load instruction. If so, the
queue management logic outputs load data from the load queue to the
register set in accordance with the load instruction, thus eliminating the
need to flush and re-execute the load instruction.
Un procesador que tiene una pena reducida del peligro de los datos incluye un sistema del registro, por lo menos una unidad de la ejecución que ejecute instrucciones de la carga de transferir datos en el sistema del registro, y una coleta de la carga. La coleta de la carga contiene por lo menos una entrada, y cada entrada ocupada en la coleta de la carga almacena los datos de la carga recuperados por una instrucción ejecutada de la carga en la asociación con una dirección de la blanco de la instrucción ejecutada de la carga. La coleta de la carga ha asociado la lógica de la gerencia de coleta que, en respuesta a la ejecución por la unidad de la ejecución de una instrucción de la carga, se determina por referencia a la coleta de la carga si un peligro de los datos existe para la instrucción de la carga. Si es así la lógica de la gerencia de coleta hace salir datos de la carga de la coleta de la carga al registro fijado de acuerdo con la instrucción de la carga, así eliminando la necesidad de limpiar y de ejecutar nuevamente la instrucción de la carga con un chorro de agua.
