A memory architecture for a disk drive system in which (Synchronous Random
Access Memory) SRAM and Dynamic Random Access Memory (DRAM) functions are
provided on separate integrated circuits, and an interface protocol for
transmitting information between these two memory components are provided
to improve performance of the system, as well as reduce pin count and
cost. The SRAM is an "on-board" memory component, meaning that it is
embodied on an integrated circuit that also includes a hard disk
controller (HDC) and other disk drive components, while the DRAM is
located on a separate integrated circuit externally, i.e., "off-board," of
the integrated circuit containing the SRAM. The SRAM includes a random
access (RA) block that provides all RA functions, while the DRAM includes
a direct memory access (DMA) block that provides all DMA functions.
Зодчество памяти для сыстемы драйва диска в (одновременный памяти случайного доступа) SRAM и динамический памяти случайного доступа (DRAM) действуют обеспечены на отдельно интегрированных цепях, и обеспечены, что улучшает протокол поверхности стыка для передавая информации между этими 2 компонентами памяти представление системы, так же, как уменьшает отсчет и цену штыря. SRAM будет "бортовым" компонентом памяти, намереваясь что овеществляно на интегрированной цепи которая также вклюает регулятор трудного диска (HDC) и другие компоненты привода диска, пока DRAM расположен на отдельно интегрированной цепи внешн, т.е., "off-board," интегрированной цепи содержа SRAM. SRAM вклюает блок случайного доступа (RA) обеспечивает все функции RA, пока DRAM вклюает сразу блок доступа к памяти (dma) который обеспечивает все функции dma.
