A thin film transistor array panel is provided, which includes: a
substrate; a gate electrode; a gate insulating layer formed on the gate
electrode; a polysilicon layer formed on the gate insulating layer and
including a pair of ohmic contact areas doped with conductive impurity;
source and drain electrodes formed on the ohmic contact areas at least in
part; a passivation layer formed on the source and the drain electrodes
and having a contact hole exposing the drain electrode at least in part;
and a pixel electrode formed on the passivation layer and connected to the
drain electrode through the contact hole.
Μια επιτροπή σειράς κρυσταλλολυχνιών λεπτών ταινιών παρέχεται, η οποία περιλαμβάνει: ένα υπόστρωμα ένα ηλεκτρόδιο πυλών ένα στρώμα μόνωσης πυλών που διαμορφώνεται στο ηλεκτρόδιο πυλών ένα στρώμα πολυπυρίτιων που διαμορφώνεται στο στρώμα μόνωσης πυλών και συμπεριλαμβανομένου ενός ζευγαριού των ωμικών περιοχών επαφών που ναρκώνονται με την αγώγιμη ακαθαρσία ηλεκτρόδια πηγής και αγωγών που διαμορφώνονται στις ωμικές περιοχές επαφών τουλάχιστον εν μέρει ένα στρώμα παθητικότητας που διαμορφώνεται στην πηγή και τα ηλεκτρόδια αγωγών και την κατοχή μιας τρύπας επαφών που εκθέτει το ηλεκτρόδιο αγωγών τουλάχιστον εν μέρει και ένα ηλεκτρόδιο εικονοκυττάρου που διαμορφώνεται στο στρώμα παθητικότητας και που συνδέεται με το ηλεκτρόδιο αγωγών μέσω της τρύπας επαφών.
