Unified exception handling for hierarchical multi-interrupt architectures

   
   

A unified interrupt handling system and method is provided for an embeddable processor having multiple interrupt types. An instruction is inserted into the first vector address that disables the second interrupt mode. At the second vector address, an other instruction is inserted that branches to a common interrupt dispatcher. The common interrupt dispatcher is provided with an interrupt routine that processes the interrupt, and then re-enables the second interrupt modes. Interrupt requests are then processed by the common interrupt dispatcher without interruption.

Унифицированные и метод сыстемы управления interrupt обеспечены для embeddable обработчика имея множественные типы interrupt. Инструкция введена в первый адрес вектора выводит второй режим из строя interrupt. На второй адрес вектора, введена другая инструкция которая разветвляет к общему dispatcher interrupt. Общий dispatcher interrupt обеспечен с режимом interrupt обрабатывает interrupt, и после этого re-enables вторые режимы interrupt. Запросы interrupt после этого обработаны общим dispatcher interrupt без перерыва.

 
Web www.patentalert.com

< Liquid handling system with electronic information storage

< Rotor torque predictor

> Synchronous network traffic processor

> Method for supervising parallel processes

~ 00173