An IC design indicating positions of cells within an IC is processed to
determine whether conductors residing above the cells block via access to
an input/output (I/O) terminal on an upper surface of any of the cells.
Each cell spans several contiguous via spaces in a horizontal direction
with each via space being sufficiently wide in that direction to contain a
via extending upward from any I/O terminal occupying that via space. For
each cell having an I/O terminal requiring via access, a separate first
data word corresponding to each I/O terminal of that cell is generated.
Each bit of the first data word corresponds to a separate one of the via
spaces spanned by the cell and indicates whether the I/O terminal
corresponding to that first data word occupies that via space. The IC
design is also processed to generate a second data word for each cell,
wherein each bit of the second data word also corresponds to a separate
one of the via spaces spanned by the cell and indicates whether any one of
the conductors occupies that via space. The second data word is logically
ANDed with each first data word to produce a separate third data word
corresponding to each I/O terminal indicating whether the conductors block
via access to the I/O terminal.
Un diseño del IC que indica posiciones de células dentro de un IC se procesa para determinarse si los conductores que residen sobre el bloque de las células vía el acceso a un terminal de la entrada-salida (I/O) en una superficie superior de cualesquiera de las células. Cada célula atraviesa varios contiguos vía espacios en una dirección horizontal con cada uno vía el espacio que es suficientemente ancho en que dirección contener a vía extender hacia arriba de cualquier I/O terminal ocupando eso vía espacio. Para cada célula que tiene un terminal de I/O el requerir vía el acceso, una primera palabra de datos separada que corresponde a cada terminal de I/O de esa célula se genera. Cada pedacito de la primera palabra de datos corresponde separada de vía los espacios atravesados por la célula e indica si el terminal de I/O que corresponde a ése primera palabra de datos ocupa eso vía espacio. El diseño del IC también se procesa para generar una segunda palabra de datos para cada célula, en donde cada pedacito de la segunda palabra de datos también corresponde separada de vía los espacios atravesados por la célula e indica si de los conductores ocupa eso vía espacio. La segunda palabra de datos es lógicamente ANDed con cada primera palabra de datos para producir una tercera palabra de datos separada que corresponde a cada I/O terminal indicando si el bloque de los conductores vía el acceso al terminal de I/O.
