To provide a TFT fabrication method capable of forming on a large-surface area substrate with uniform film thickness and at high deposition rate of film, while being a low-temperature process, a high-quality gate insulation film having good charge behavior by forming a silicon oxide film by a thin film transistor fabrication method having a channel region connected to a source region and a drain region, and a gate electrode confronting with the channel region through a gate insulation film, wherein in the formation process of said gate insulation film using plasma chemical vapor deposition under the condition that tetraethoxysilane is used as the feed gas to provide the silicon and the distance between electrodes for generating the plasma is about 15 mm or less.

Pour fournir une méthode de fabrication de TFT capable de la formation sur un substrat de secteur de grand-surface en épaisseur de film uniforme et au taux élevé de dépôt de film, tout en étant un processus à basse température, un film de haute qualité d'isolation de porte ayant le bon comportement de charge en formant un film d'oxyde de silicium par une méthode de fabrication de transistor de la couche mince ayant une région de canal reliée à une région de source et à une région de drain, et une électrode de porte confrontant avec la région de canal par un film d'isolation de porte, où dans le processus de formation de ledit film d'isolation de porte en utilisant la déposition en phase vapeur de plasma dans la condition que le tetraethoxysilane est employé comme le gaz d'alimentation pour fournir le silicium et la distance entre les électrodes pour se produire le plasma est environ 15 millimètres ou moins.

 
Web www.patentalert.com

< (none)

< Method for optimization of thin film deposition

> Methods for protecting device components from chemical mechanical polish induced defects

> (none)

~ 00002