A process for forming salicided CMOS devices, and non-salicide CMOS devices, on the same semiconductor substrate, using only one silicon nitride layer to provide a component for a composite spacer on the sides of the salicided CMOS devices, and to provide a blocking shape during metal silicide formation, for the non-salicided CMOS devices, has been developed. The process features the use of a disposable organic spacer, on the sides of polysilicon gate structures, used to define the heavily doped source/drain regions, for all CMOS devices. A silicon nitride layer, obtained via LPCVD procedures, at a temperature between 800 to 900.degree. C., is then deposited and patterned to provide the needed spacer, on the sides of the CMOS devices experiencing the salicide process, while the same silicon nitride layer is used to provide the blocking shape needed to prevent metal suicide formation for the non-salicided CMOS devices.

Μια διαδικασία για οι συσκευές CMOS, και οι συσκευές μη- salicide CMOS, στο ίδιο υπόστρωμα ημιαγωγών, που χρησιμοποιεί μόνο ένα στρώμα νιτριδίων πυριτίου για να παρέχουν ένα συστατικό για ένα σύνθετο πλήκτρο διαστήματος στις πλευρές οι συσκευές CMOS, και να παράσχει μια μορφή φραξίματος κατά τη διάρκεια του σχηματισμού μεταλλικής ένωσης πυριτίου μετάλλων, για μη- οι συσκευές CMOS, έχει αναπτυχθεί. Η διαδικασία χαρακτηρίζει τη χρήση ενός μίας χρήσης οργανικού πλήκτρου διαστήματος, στις πλευρές των δομών πυλών πολυπυρίτιων, που χρησιμοποιούνται για να καθορίσουν τις βαριά ναρκωμένες περιοχές πηγής/αγωγών, για όλες τις συσκευές CMOS. Ένα στρώμα νιτριδίων πυριτίου, που λαμβάνεται μέσω των διαδικασιών LPCVD, σε μια θερμοκρασία μεταξύ 800 σε 900.degree. το C., κατατίθεται έπειτα και διαμορφωμένος για να παρέχει το αναγκαίο πλήκτρο διαστήματος, στις πλευρές των συσκευών CMOS που δοκιμάζουν τη διαδικασία salicide, ενώ το ίδιο στρώμα νιτριδίων πυριτίου χρησιμοποιείται για να παρέχει τη μορφή φραξίματος που απαιτείται για να αποτρέψει το σχηματισμό αυτοκτονίας μετάλλων για μη- οι συσκευές CMOS.