A method and apparatus for improving the efficiency of the cacheability (and other attribute) determination by making the information from the region register available during linear to physical address translation, rather than serially upon completion of the address translation. Address range comparisons are made when the TLB is loaded. That is, attribute information stored in a region register or registers is compared with physical addresses corresponding to translations loaded in a translation lookaside buffer reload operation. The present invention thus advantageously removes the region register compare operation from the path to memory.

Метод и прибор для улучшать эффективность определения cacheability (и другого атрибут) путем делать информацию от регистра зоны имеющегося во время линейного к физическому переводу адреса, rather than серийно на завершении перевода адреса. Сравнения ряда адреса сделаны когда TLB нагружено. That is , данные по атрибута, котор хранят в регистре или регистрах зоны сравнены при физические адресы соответствуя к переводам нагруженным в деятельности reload буфера lookaside перевода. Присытствыющий вымысел таким образом выгодн извлекает регистр зоны сравнивает деятельность от курса к памяти.