This invention relates to a method of fabrication used for semiconductor integrated circuit devices, and more specifically to both dual and single inverse copper damascene processes to form conducting copper interconnects and contact vias simultaneously, with low dielectric constant intermetal dielectrics (IMD). The low dielectric constant material, low-K, can be of four types of material: doped oxide, organic materials, highly fluorinated films, porous materials. In addition, spin-on glass (SOG) and spin-on-dielectric (SOD) are applicable. Key to the present invention are the following process steps, that have exceptionally advanced process controls: polysilicon etching of sacrificial polysilicon, plasma ashing of the patterning photoresist, and post cleaning. With conventional dual damascene, wherein dielectric material is patterned into dual damascene, several deleterious effects occur: (1) etching of low-K material can be difficult and can affect the electrical properties, (2) photoresist ashing can impact both the dielectric constant of low-K material and critical dimensional bias control, (3) post cleaning can impact the dielectric constant of low-K material. Using both the inverse dual and single damascene processes disclosed by this invention, the problems associated with convention damascene approaches are circumvented.

Esta invención se relaciona con un método de fabricación usado para los dispositivos del circuito integrado del semiconductor, y más específicamente a los procesos damasquinos de cobre inversos duales y solos a la forma el cobre que conduce interconecta y del contacto los vias simultáneamente, con los dieléctricos intermetal bajos de la constante dieléctrica (IMD). El material bajo de la constante dieléctrica, bajo-K, puede estar de cuatro tipos de material: óxido dopado, materiales orgánicos, películas altamente fluoradas, materiales porosos. Además, hacer girar-en el cristal (SOG) y el hacer girar-en-diele'ctrico (CÉSPED) sea aplicable. La llave a la actual invención es los pasos de proceso siguientes, de que ha avanzado excepcionalmente controles de proceso: aguafuerte del polysilicon del polysilicon sacrificatorio, incineración del plasma del photoresist que modela, y limpieza del poste. Con el damasceno dual convencional, en donde el material dieléctrico está modelado en damasceno dual, varios efectos deletéreos ocurren: (1) la aguafuerte del material bajo-K puede ser difícil y puede afectar las características eléctricas, (2) incineración del photoresist puede afectar la constante dieléctrica del material bajo-K y el control diagonal dimensional crítico, (3) limpieza del poste puede afectar la constante dieléctrica del material bajo-K. Usar los procesos damasquinos duales y solos inversos divulgó por esta invención, los problemas asociados a la convención que se evitan los acercamientos damasquinos.

 
Web www.patentalert.com

< (none)

< Semiconductor device and manufacturing method thereof

> Method for using a CVD organic barc as a hard mask during via etch

> (none)

~ 00019