Instruction branching circuitry including a plurality of logical stacks
each having a plurality of entries for storing an address for accessing a
corresponding instruction in a memory device. A counter generates a
pointer to an entry in an active one of the logical stacks, the counter
including incrementation logic incrementing a stored pointer value
following a Push operation and decrementation logic decrementing the
stored pointer value following a Pop operation to the active one of the
logical stacks. Selector circuitry selects the active one of the logical
stacks in accordance with the performance of the Push and Pop operations.
Trazado de circuito de ramificación incluyendo una pluralidad de apilados lógicos cada uno de la instrucción que tiene una pluralidad de entradas para almacenar una dirección para tener acceso a una instrucción correspondiente en un dispositivo de memoria. Un contador genera un indicador a una entrada en activa de los apilados lógicos, el contador incluyendo la lógica del aumento que incrementa un valor del puntero almacenado que sigue una lógica de la operación y del decrementation del empuje decrementing el valor del puntero almacenado que sigue una operación del estallido el activo de los apilados lógicos. El trazado de circuito del selector selecciona el activo de los apilados lógicos de acuerdo con el funcionamiento de las operaciones del empuje y del estallido.