An I.sup.2 C test single chip for testing an I.sup.2 C interface of an electronic device is disclosed. The I.sup.2 C test single chip is electrically connected to a test-environment-providing system outputting a test signal to the electronic device and outputting a second signal to the I.sup.2 C test single chip simultaneously. The I.sup.2 C test single chip includes a first interface, a second interface, and a chip body. The first interface, which is also an I.sup.2 C interface, is electrically connected to the I.sup.2 C interface of the electronic device for receiving a first signal from the I.sup.2 C interface of the electronic device in response to the test signal. The second interface is electrically connected to the test-environment-providing system for receiving the second signal. The chip body is used for taking a processing procedure to assist the test-environment-providing system to test the I.sup.2 C interface of the electronic device in response to the first signal and the second signal.

Circuito integrato della prova di I.sup.2 C un singolo per verificare un'interfaccia di I.sup.2 C di un dispositivo elettronico è rilevato. Circuito integrato della prova di I.sup.2 C il singolo è collegato elettricamente ad un sistema prova-ambiente-fornente che produce un segnale della prova al dispositivo elettronico e che produce simultaneamente un secondo segnale circuito integrato della prova di I.sup.2 C al singolo. Circuito integrato della prova di I.sup.2 C il singolo include una prima interfaccia, una seconda interfaccia e un corpo del circuito integrato. La prima interfaccia, che è inoltre un'interfaccia di I.sup.2 C, è collegata elettricamente all'interfaccia di I.sup.2 C del dispositivo elettronico per la ricezione del primo segnale dall'interfaccia di I.sup.2 C del dispositivo elettronico in risposta al segnale della prova. La seconda interfaccia è collegata elettricamente al sistema prova-ambiente-fornente per la ricezione del secondo segnale. Il corpo del circuito integrato è usato per la presa della procedura d'elaborazione per aiutare il sistema prova-ambiente-fornente per verificare l'interfaccia di I.sup.2 C del dispositivo elettronico in risposta al primo segnale ed al secondo segnale.