A method of configuring partitions for different circuit or other operational areas on an integrated circuit initially identifies points representing components of an integrated circuit with respect to a coordinate system having a horizontal axis and a vertical axis, and subsequently creates a first isothetic rectangular partition containing all of the identified points of the integrated circuit. The method then continues by subdividing the first isothetic rectangular partition with respect to the horizontal axis by creating a plurality of isothetic rectangular sub-partitions collectively containing all of the identified points of the integrated circuit. Each of the isothetic rectangular sub-partitions is separated by a line parallel to the horizontal axis. These isothetic rectangular sub-partitions collectively encompass a minimum area containing all of the identified points. The method also includes subdividing the first isothetic rectangular partition with respect to the vertical axis by creating a plurality of isothetic rectangular sub-partitions collectively containing all of the identified points of the integrated circuit. Each of the isothetic rectangular sub-partitions is separated by a line parallel to the vertical axis. These isothetic rectangular sub-partitions collectively encompass a minimum area containing all of the identified points. The method then includes comparing the collective area of the isothetic rectangular sub-partitions subdivided with respect to the horizontal axis to the collective area of the isothetic rectangular sub-partitions subdivided with respect to the vertical axis, and determining which of the horizontally divided or vertically divided isothetic rectangular sub-partitions have the smaller area. The method includes configuring the operational area on the integrated circuit in conformance with the isothetic rectangular sub-partitions determined to have the smaller area.

Метод устанавливать перегородки для по-разному цепи или другие рабочие зоны на интегрированной цепи первоначально определяет пункты представляя компоненты интегрированной цепи по отношению к системе координат имея горизонтальную ось и вертикальную ось, и затем создает первую isothetic прямоугольную перегородку содержа весь из определенных пунктов интегрированной цепи. Метод после этого продолжается путем подразделять первую isothetic прямоугольную перегородку по отношению к горизонтальной оси путем создавать множественность isothetic прямоугольных суб-peregorodok собирательно содержа весь из определенных пунктов интегрированной цепи. Каждая из isothetic прямоугольных суб-peregorodok отделено линией параллельной к горизонтальной оси. Эти isothetic прямоугольные суб-peregorodki собирательно включают минимальную область содержа весь из определенных пунктов. Метод также вклюает подразделять первую isothetic прямоугольную перегородку по отношению к вертикальной оси путем создавать множественность isothetic прямоугольных суб-peregorodok собирательно содержа весь из определенных пунктов интегрированной цепи. Каждая из isothetic прямоугольных суб-peregorodok отделено линией параллельной к вертикальной оси. Эти isothetic прямоугольные суб-peregorodki собирательно включают минимальную область содержа весь из определенных пунктов. Метод после этого вклюает сравнивать собирательную зону isothetic прямоугольных суб-peregorodok подразделенных по отношению к горизонтальной оси к собирательной зоне isothetic прямоугольных суб-peregorodok подразделенных по отношению к вертикальной оси, и обусловливать из горизонтально разделенные или вертикальн разделенные isothetic прямоугольные суб-peregorodki имеет более малую область. Метод вклюает устанавливать рабочую зону на интегрированной цепи в прилегание при isothetic прямоугольные суб-peregorodki обусловленные, что имел более малую область.

 
Web www.patentalert.com

< Method of configuring integrated circuits using greedy algorithm for partitioning of N points in P isothetic rectangles

< Method of configuring integrated circuits using greedy algorithm for partitioning of N points in P isothetic rectangles

> Post-manufacture signal delay adjustment to solve noise-induced delay variations

> Method to improve a testability analysis of a hierarchical design

~ 00063