An automated method for packing cells in the generation of an integrated circuit design layout that is especially useful for circuits having symmetry constraints, which is the case for most analog circuits, uses sequence pair encoding and simulated annealing. From the set of all cells needed to implement the circuit, subsets of the cells are defined that must exhibit symmetry. Symmetry constraints are defined for each subset and the cells are encoded as ordered sequence-pairs. To reduce the solution space, the initial sequence pair encoding is required to be symmetry-feasible and the annealer subspace is limited to symmetry-feasible sequence-pairs.

Een geautomatiseerde methode om cellen in de generatie van een ontwerplay-out in te pakken van geïntegreerde schakelingen die voor kringen die symmetriebeperkingen hebben vooral nuttig is, wat het geval voor de meeste analoge kringen is, gebruikt en gesimuleerde opeenvolgingspaar dat codeert onthardt. Van de reeks alle cellen moest de kring uitvoeren, worden de ondergroepen van de cellen bepaald die symmetrie moeten tentoonstellen. De beperkingen van de symmetrie worden bepaald voor elke ondergroep en de cellen worden gecodeerd als bevolen opeenvolging-paren. Om de oplossingsruimte te verminderen, het aanvankelijke opeenvolgingspaar wordt coderen vereist om symmetrie-uitvoerbaar te zijn en annealersubspace is beperkt tot symmetrie-uitvoerbare opeenvolging-paren.

 
Web www.patentalert.com

< Semiconductor device with clock signal selection circuit

< Changing clock delays in an integrated circuit for skew optimization

> Semiconductor chip input/output cell design and automated generation methods

> Method of designing semiconductor integrated circuit device, and apparatus for designing the same

~ 00067