In accordance with a recent high-speed trend of the CPU, it has been demanded a semiconductor device which is capable of varying the frequency of a clock signal to be input to the CPU in accordance with the access speed of the individual peripheral devices, but without using a wait controller so as to readily cope with the case where a low-speed access peripheral device is to be accessed, and in order to meet with this demand, the semiconductor device of the present invention comprises a CPU, an address decoder that decodes an address signal transmitted from the CPU and outputs an address signal specifying signal for specifying an address area in which a designated address is included, a frequency divider that divides a base clock signal and outputs one or more than one low-speed clock signals whose frequencies have been lowered, and a clock signal decision circuit that selects as to which one of the base clock signal and the frequency-divided clock signals is to be input to the CPU in accordance with the address area specifying signal output from said address decoder.

In Übereinstimmung mit einer neuen Schnelltendenz der CPU, ist es einem Halbleiterelement verlangt worden, das zum Verändern der Frequenz eines Taktgebersignals, zur CPU in Übereinstimmung mit der Zugang Geschwindigkeit der einzelnen Peripheriegeräte eingegeben zu werden fähig ist, aber, ohne einen Wartezeitsteuerpult zu verwenden, um mit dem Fall bereitwillig fertig zu werden, in dem ein langsamer Zugang Peripheriegerät erreicht werden soll und zwecks diese Nachfrage zu befriedigen, das Halbleiterelement der anwesenden Erfindung eine CPU, eine Adressencodierung enthält, die ein Adresse Signal decodiert, das von der CPU übertragen wird und ein Adresse Signal ausgibt, das Signal für das Spezifizieren eines Adresse Bereichs spezifiziert, in dem gekennzeichnet Adresse ist enthalten, ein Frequenzteiler, der ein niedriges Taktgebersignal teilt und Signale eins oder mehr ausgibt als, mit einen die langsamen Taktgebern deren Frequenzen gesenkt worden sind, und eine Taktgebersignalentscheidungsschaltung, die vorwählt hinsichtlich, welches eins des niedrigen Taktgebersignals und der Frequenz-geteilten Taktgebersignale zur CPU in Übereinstimmung mit dem Adresse Bereich eingegeben werden soll, der das Signal spezifiziert, das von besagter Adressencodierung ausgegeben wird.