A method for manufacturing a capacitor for a semiconductor device, that method including forming a first insulating layer having a contact hole on a semiconductor substrate and forming a diffusion barrier layer in the contact hole, with the diffusion barrier layer electrically connecting to the semiconductor substrate. Forming a second insulating layer and a third insulating layer sequentially on the first insulating layer, and providing a hole in the second insulating layer and third insulating layer to expose the diffusion barrier layer. Forming a conductive layer on the semiconductor substrate such that the conductive layer covers the inner wall of the hole in the second insulating layer and the third insulating layer. Forming an insulating fill layer that fills the remainder of the hole containing the conductive layer. Removing upper portions of the fill layer until the third insulating layer is exposed but a portion of the fill layer remains in the hole. Removing the third insulating layer to expose the second insulating layer and forming a dielectric layer on the semiconductor substrate, such that the dielectric layer covers remaining portions of the fill insulating layer, the second insulating layer, and the conductive layer, and forming a plate node on the dielectric layer.

Um método para manufaturar um capacitor para um dispositivo de semicondutor, esse método including dar forma a uma primeira camada isolando que tem um furo do contato em uma carcaça do semicondutor e que dá forma a uma camada de barreira da difusão no furo do contato, com a camada de barreira da difusão que conecta eletricamente à carcaça do semicondutor. Dando forma a uma segunda camada isolando e a uma terceira camada isolando sequencialmente na primeira camada isolando, e a fornecer um furo na segunda camada isolando e na terceira camada isolando expo a camada de barreira da difusão. Dando forma a uma camada condutora na carcaça do semicondutor tais que a camada condutora cobre a parede interna do furo na segunda camada isolando e na terceira camada isolando. Dando forma a uma camada isolando da suficiência que encha o restante do furo que contem a camada condutora. Removendo as parcelas superiores da suficiência mergulhe até que a terceira camada isolando esteja exposta mas uma parcela da camada da suficiência remanesce no furo. Removendo a terceira camada isolando para expo a segunda camada isolando e dar forma a uma camada dieléctrica na carcaça do semicondutor, tais que a camada dieléctrica cobre parcelas restantes da camada isolando da suficiência, da segunda camada isolando, e da camada condutora, e dando forma a um nó da placa na camada dieléctrica.

 
Web www.patentalert.com

< Segmented metal bitlines

< Redundant programmable circuit and semiconductor memory device having the same

> Ferroelectric memory cell for VLSI RAM

> Semiconductor integrated circuits and efficient parallel test methods

~ 00070