A high speed tester for a serial output non-volatile memory array comprises a plurality of latches in the memory device for storing a plurality of signals. A plurality of comparators are also placed in the memory device. Each comparator receives an output of a sense amplifiers and the test signal stored in the latch and compares them. The result of a simultaneous comparison of the signals from the plurality of latches and of the signals from the plurality of sense amplifiers indicating the reading of a plurality of memory cells is then supplied to a logic circuit which ANDs the plurality of test result signals and generates an output signal which is supplied on the data output pin. This greatly increases the throughput of testing.

Een hoog snelheidsmeetapparaat voor een periodieke serie van het output niet-vluchtige geheugen bestaat uit een meerderheid van klinken in het geheugenapparaat om een meerderheid van signalen op te slaan. Een meerderheid van comparateurs wordt ook geplaatst in het geheugenapparaat. Elke comparateur ontvangt een output van een betekenisversterkers en het testsignaal dat in de klink wordt opgeslagen en vergelijkt hen. Het resultaat van een gelijktijdige vergelijking van de signalen van de meerderheid van klinken en van de signalen van de meerderheid van betekenisversterkers die op de lezing van een meerderheid van geheugencellen wijzen wordt dan geleverd aan een logicakring die ANDs de meerderheid van testresultaat signaleert en een outputsignaal produceert dat op de speld van de gegevensoutput wordt geleverd. Dit verhoogt zeer de productie van het testen.

 
Web www.patentalert.com

< Method and an arrangement for integrated radio telecommunication via a CATV network

< Information recording method, information recording device, and information storage medium

> Method and apparatus for selectively enabling and disabling functions on a per array basis

> Method for checking the functioning of memory cells of an integrated semiconductor memory

~ 00070