Systems and methods are provided for regulating a memory circuit. The
memory circuit regulation system includes an array regulator adapted for
distributing an array supply voltage to a memory cell array, and at least
one periphery regulator adapted for distributing at least one periphery
supply voltage to at least one periphery circuit. In one embodiment, the
array supply voltage is higher than the at least one periphery supply
voltage to account for the fundamental lower limit of voltage operation
for the LL4TCMOS SRAM cells. The higher array supply voltage provides
appropriate stability margins for the SRAM cells so as to discourage or
prevent accidental writes to the cells. In another embodiment, the array
regulator sources a temperature-dependent current to provide an offset to
the temperature-dependent subthreshold leakage current in the plurality of
LL4TCMOS SRAM cells.
Los sistemas y los métodos se proporcionan para regular un circuito de memoria. El sistema de regla del circuito de memoria incluye un regulador del arsenal adaptado para distribuir un voltaje de fuente del arsenal a un arsenal de célula de memoria, y por lo menos un regulador de la periferia adaptado para distribuir por lo menos un voltaje de fuente de la periferia por lo menos a un circuito de la periferia. En una encarnación, el voltaje de fuente del arsenal es más alto que el por lo menos un voltaje de fuente de la periferia explicar el límite más bajo fundamental de la operación del voltaje para las células de LL4TCMOS SRAM. El voltaje de fuente más alto del arsenal proporciona los márgenes apropiados de la estabilidad para las células de SRAM para desalentar o prevenir accidental escriba a las células. En otra encarnación, las fuentes del regulador del arsenal una corriente temperatura-dependiente para proporcionar una compensación a la corriente subliminal temperatura-dependiente de la salida en la pluralidad de células de LL4TCMOS SRAM.
