A method is provided, the method comprising associating each net of traces in a list of nets of the traces on a routed PCB with a parallelism index value and sorting the list of the nets of the traces on the routed PCB based on the parallelism index values. The method also comprises providing a list of victim nets of traces on the routed PCB based on the parallelism index values, each of the victim nets on the list of the victim nets associated with at least one offending net of traces on the routed PCB.

Eine Methode wird, die Methode zur Verfügung gestellt, die jedes Netz der Spuren in einer Liste der Netze der Spuren auf einem verlegten PWB mit einem Parallelität Indexwert verbinden enthält und die Liste der Netze der Spuren sortierend auf dem verlegten PWB, das auf den Parallelität Indexwerten basiert. Die Methode enthält auch das Zur Verfügung stellen einer Liste der Opfernetze von Spuren auf dem verlegten PWB, das auf den Parallelität Indexwerten, jedes der Opfernetze auf der Liste der Opfernetze basiert, die mit mindestens einem beleidigenden Netz der Spuren auf dem verlegten PWB verbunden sind.

 
Web www.patentalert.com

< Parallelism and crosstalk check on a printed circuit board (PCB)

< Parallelism and crosstalk check on a printed circuit board (PCB)

> Technique for correcting single-bit errors in caches with sub-block parity bits

> Method of designing a voltage partitioned solder-bump package

~ 00076