A stable and flexible synchronization system and method are disclosed. The method includes selecting to receive an external clock signal, detecting a difference between an internal clock signal and the selected external clock signal and generating a control signal representing the difference; determining if the control signal has a first value that is within a predetermined range; calculating a second value representing an absolute value of a difference between a current value of the control signal and a previous value of the control signal; determining if the value is less than a third value; resetting the output signal upon receipt of an edge of said selected external clock signal; determining if a timing difference between the output signal and the selected clock signal is substantially zero; and issuing a signal indicative of synchronization.

Een stabiele en flexibele synchronisatiesysteem en een methode worden onthuld. De methode omvat het selecteren om een extern kloksignaal te ontvangen, het ontdekken van een verschil tussen een intern kloksignaal en het geselecteerde externe kloksignaal en het produceren van een controlesignaal dat het verschil vertegenwoordigt; bepalend als het controlesignaal een eerste waarde heeft die binnen een vooraf bepaalde waaier is; het berekenen van een tweede waarde die een absolute waarde van een verschil tussen een huidige waarde van het controlesignaal en een vorige waarde van het controlesignaal vertegenwoordigt; bepalend als de waarde minder dan een derde waarde is; het terugstellen van het outputsignaal op ontvangstbewijs van een rand van bovengenoemd geselecteerd extern kloksignaal; bepalend als een timingsverschil tussen het outputsignaal en het geselecteerde kloksignaal wezenlijk nul is; en uitgevend een signaal indicatief van synchronisatie.

 
Web www.patentalert.com

< System and method for linking video, services and applications in an interactive television system

< Method, apparatus, and product for optimizing compiler with rotating register assignment to modulo scheduled code in SSA form

> Methods and circuitry for built-in self-testing of content addressable memories

> Digital data decoder with improved unreliable frame detection performance

~ 00076