A method is disclosed for resolving timing violations in a circuit design by adding de-racing buffers that slow selected signals to ensure that the signals do not arrive at a recipient state element too soon. A circuit design stored in memory has data including connectivity and timing information. This information is extracted to identify state elements with paths having min-time violations. The method attempts to resolve the min-time violations by inserting a de-racer at an instance at the end of the path, nearest the recipient state element. If the de-racer cannot be added, the method backtraces upstream along the path to the inputs of the next circuit element. The method attempts to de-race the instance by determining whether a de-racer would create a critical path. If any of the instances of the inputs cannot be de-raced, then the method backtraces again to the next upstream circuit element.

Un metodo è rilevato per le violazioni di risoluzione di sincronizzazione in un disegno di circuito aggiungendo gli amplificatori dicorsa che i segnali selezionati lenti accertarsi che i segnali non arrivino ad un destinatario dichiareranno l'elemento troppo presto. Un disegno di circuito immagazzinato nella memoria ha dati compreso le informazioni di sincronizzazione e di connettività. Queste informazioni sono estratte per identificare dichiarano gli elementi con i percorsi che hanno violazioni di minuto-tempo. Il metodo tenta di risolvere le violazioni di minuto-tempo inserendo un de-corridore ad un caso all'estremità del percorso, il più vicino il destinatario dichiara l'elemento. Se il de-corridore non può essere aggiunto, i backtraces di metodo a monte lungo il percorso agli input dell'elemento del circuito seguente. Il metodo tenta la de-corsa il caso determinando se un de-corridore abbia generato un percorso critico. Se c'è ne dei casi degli input non possono de-essere corsi, allora i backtraces di metodo ancora all'elemento del circuito verso l'alto seguente.