A method for synchronizing clock pulses for an integrated circuit includes the steps of (a) finding a relative delay with respect to a clock signal for a plurality of circuit elements and (b) inserting a delay cell between the clock signal and each of the plurality of circuit elements for each of the plurality of circuit elements wherein the delay cell has a relative delay greater than a minimum delay to minimize clock skew.

Eine Methode für das Synchronisieren der Taktsignale für eine integrierte Schaltung schließt die Schritte von (a) einem relativem finden verzögert in Bezug auf ein Taktgebersignal für eine Mehrzahl der Schaltkreiselemente ein und (b) verzögert das Einsetzen Zelle zwischen dem Taktgebersignal und jede der Mehrzahl der Schaltkreiselemente für jede der Mehrzahl der Schaltkreiselemente, worin Zelle hat ein relatives verzögert grösseres verzögert, als ein minimal verzögert, um Taktgeberschieflaufen herabzusetzen.