A circuit that synchronizes an output clock signal to a second clock signal includes a frequency locked loop circuit that receives the output clock signal and the second clock signal, modifies a frequency of the output clock signal in response to a difference in frequency between the output signal clock signal and the second clock signal to provide an output clock signal having a frequency within a predetermined error band of the frequency of the second clock signal and wherein the frequency locked loop continues to provide the output clock signal in the absence of the second clock signal.

Un circuito que sincroniza una señal del reloj de la salida a una segunda señal del reloj incluye un circuito trabado frecuencia del lazo que reciba la señal del reloj de la salida y la segunda señal del reloj, modifica una frecuencia de la señal del reloj de la salida en respuesta a una diferencia en frecuencia entre la señal del reloj de la señal de salida y la segunda señal del reloj de proporcionar una señal del reloj de la salida que tiene una frecuencia dentro de una venda predeterminada del error de la frecuencia de la segunda señal del reloj y en donde el lazo trabado frecuencia continúa proporcionando la señal del reloj de la salida en ausencia de la segunda señal del reloj.