A structure and method for determining barrier layer integrity for multi-level copper metallization structures in integrated circuit manufacturing. Novel testing structures prevent any conducting residues of the copper CMP from diffusing into the dielectric layer. Barrier layer integrity is tested by performing CV or IV measurements between the copper lines and the silicon wafer.

Uma estrutura e um método para determinar a integridade da camada de barreira para estruturas de cobre multi-level do metallization no manufacturing do circuito integrado. As estruturas testando da novela impedem que todos os resíduos conduzindo do CMP do cobre difundam na camada dieléctrica. A integridade da camada de barreira é testada por medidas executando do CV ou do IV entre as linhas do cobre e o wafer de silicone.