A simultaneous function dynamic random access memory ("DRAM") technique of particular applicability to DRAMs, synchronous DRAMs ("SDRAM"), specialty DRAMs, embedded DRAMs, embedded SDRAMs and the like which enables the execution of "read", "write", "active" and "precharge" commands on a single clock cycle. The technique of the present invention is of especial applicability to embedded memory arrays or specialty DRAMs where the number of input signals to the DRAM are not necessarily limited by mechanical component packaging constraints or component pin counts. In general, the advantages of the technique are obtained through the use of separate address fields, including bank addresses, for "read" and "write" commands, and separate bank addresses for "active" and "precharge" commands with a resultant highly parallel operational functionality.

Een het geheugen ("DRAM") techniek gelijktijdige van de functie dynamische directe toegang van bijzondere toepasselijkheid aan DRAMs, synchrone DRAMs ("SDRAM"), specialiteit DRAMs, bedde DRAMs, ingebedde SDRAMs in en dergelijke die de uitvoering van "gelezen", "toelaat schrijven", "actieve" en "voorladings" bevelen op één enkele klokcyclus. De techniek van de onderhavige uitvinding is van speciale toepasselijkheid aan ingebedde geheugenseries of specialiteit DRAMs waar het aantal inputsignalen aan DRAM niet noodzakelijk door de mechanische component verpakkingsbeperkingen of tellingen van de componentenspeld wordt beperkt. In het algemeen, worden de voordelen van de techniek verkregen door het gebruik van afzonderlijke adresgebieden, met inbegrip van bankadressen, voor "gelezen" en "schrijf" bevelen, en afzonderlijke bankadressen voor "actieve" en "voorladings" bevelen met een resulterende hoogst parallelle operationele functionaliteit.