A semiconductor memory chip in accordance with the present invention includes a first memory array to be tested including a plurality of memory cells arranged in rows and columns, the memory cells being accessed to read and write data thereto by employing bitlines and wordlines, the data provided on input/output pins, and a pattern generator formed on the memory chip. The pattern generator further includes a programmable memory array including a plurality of memory banks, the memory banks having memory cells arranged in rows and columns, each bank being capable of storing data for a pattern to be generated for each of the input/output pins of the first memory array. An addressing circuit for accessing the data stored in the programmable memory array to address individual data to be transmitted to and from the first memory array is included.

Una viruta de memoria de semiconductor de acuerdo con la actual invención incluye un primer arsenal de la memoria que se probará incluyendo una pluralidad de células de memoria dispuestas en filas y columnas, las células de memoria que son alcanzadas para leer y para escribir datos además empleando bitlines y wordlines, los datos proporcionados en los pernos de la entrada-salida, y un generador del patrón formado en la viruta de memoria. El generador del patrón más futuro incluye un arsenal programable de la memoria incluyendo una pluralidad de bancos de memoria, los bancos de memoria que tienen células de memoria dispuestas en filas y columnas, cada banco que es capaz de almacenar los datos para que un patrón sea generado para cada uno de los pernos de la entrada-salida del primer arsenal de la memoria. Un circuito de dirección para tener acceso a los datos almacenados en el arsenal programable de la memoria para tratar los datos individuales que se transmitirán a y desde el primer arsenal de la memoria es incluido.