In the manufacture of a multi-layer integrated circuit, a reference target is etched into a test wafer along with circuit features of a reference layer. As successive dependent layers are printed, successive dependent targets overlaying the same reference target are formed in photoresist. As each successive dependent target is printed, the degree to which it is registered with the reference target is used to determine the overlay error. After determination of overlay error for a layer, the layer's dependent target is removed, allowing the reference target to be matched with the dependent target of another layer.

Na manufatura de um circuito integrado multi-layer, um alvo da referência é gravado em um wafer do teste junto com características do circuito de uma camada da referência. Enquanto as camadas dependentes sucessivas são imprimidas, os alvos dependentes sucessivos que cobrem o mesmo alvo da referência estão dados forma no photoresist. Enquanto cada alvo dependente sucessivo é imprimido, o grau a que é registado com o alvo da referência está usado determinar o erro da folha de prova. Após a determinação do erro da folha de prova para uma camada, o alvo dependente da camada é removido, permitindo que o alvo da referência seja combinado com o alvo dependente de uma outra camada.