An object of the invention is to decrease leakage current of a nonvolatile memory and to design improvement of memory characteristic thereof. The invention is characterized by comprising an FET of MFMIS structure having metal layer (M) and insulation layer (I) on boundary of a ferroelectrics and a semiconductor as a buffer layer, and further by letting an insulation barrier layer between a floating gate or a control gate and a ferroelectric layer.

Een doel van de uitvinding is lekkagestroom van een niet-vluchtig geheugen te verminderen en verbetering van geheugenkenmerk daarvan te ontwerpen. De uitvinding wordt gekenmerkt door uit FET van structuur te bestaan MFMIS die metaallaag (M) en isolatielaag (I) op grens van een ferroelectrics en een halfgeleider als bufferlaag heeft, en verder door een laag van de isolatiebarrière tussen een drijvende poort of een controlepoort en een ferroelectric laag te laten.

 
Web www.patentalert.com

< Process for producing a strontium ruthenium oxide protective layer on a top electrode

< Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric

> Indolizine compounds and method for the synthesis thereof

> Semiconductor device and method of manufacturing the same

~ 00096