A sense amplifier section of a semiconductor memory device includes a memory cell array and a plurality of bit line pairs arranged in a column direction of the memory cell array. The sense amplifier section is configured to control the transfer of data to or from the memory cell array via the bit line pairs. The sense amplifier section includes an array of layout units respectively including circuit portions of sense amplifiers, wherein the layout units are disposed in the array of layout units at intervals smaller than intervals of the bit line pairs.

Una sección del amplificador del sentido de un dispositivo de memoria de semiconductor incluye un arsenal de célula de memoria y una pluralidad de línea pares del pedacito dispuestos en una dirección de la columna del arsenal de célula de memoria. La sección del amplificador del sentido se configura para controlar la transferencia de datos a o desde el arsenal de célula de memoria vía la línea pares del pedacito. La sección del amplificador del sentido incluye un arsenal de unidades de la disposición respectivamente incluyendo porciones del circuito de amplificadores del sentido, en donde las unidades de la disposición se disponen en el arsenal de unidades de la disposición en los intervalos más pequeños que los intervalos de la línea pares del pedacito.