A semiconductor fabrication process and structure in which a semiconductor channel structure (140) having first and second major surfaces perpendicular to a semiconductor substrate (102) is formed overlying and electrically isolated from the substrate (102). First and second gate dielectrics (120, 142) are formed on the channel structure's first and second major surfaces respectively. First and second gate dielectrics (120, 142) differ in at least one characteristic. First and second gate electrodes (116, 152) are formed in contact with the first and second gate dielectrics (120, 142) respectively. The first and second gate electrodes (116, 152) differ in at least one characteristic. First and second gate dielectrics (120, 142) may have different dielectric constants while first and second gate electrodes (116, 152) may have different doping and conducting properties.

Een een proces en structuur van de halfgeleidervervaardiging waarin een structuur van het halfgeleiderkanaal (140) eerst en de tweede belangrijke oppervlaktenloodlijn die aan een halfgeleidersubstraat (102) het gevormde bedekken en elektrisch geïsoleerd van het substraat hebben zijn (102). Eerst en tweede poortdiëlektrica (120, 142) worden gevormd op de eerste van de kanaalstructuur en tweede belangrijkste respectievelijk oppervlakten. Eerst en tweede poortdiëlektrica (120, 142) verschillen in minstens één kenmerk. Eerst en tweede poortelektroden (116, 152) worden gevormd in contact met de eerste en tweede poortdiëlektrica (120, 142) respectievelijk. De eerste en tweede poortelektroden (116, 152) verschillen in minstens één kenmerk. Eerst en tweede poortdiëlektrica (120, 142) kunnen verschillende diëlektrische constanten terwijl eerst en tweede poortelektroden hebben (116, 152) kunnen verschillende het smeren en het leiden eigenschappen hebben.