A nonvolatile memory device and driving method comprises a plurality of
cell array blocks, each cell array block including a plurality of sub-cell
array blocks, each sub-cell array block including a plurality of unit
cells, a plurality of main bitlines formed in the sub-cell array blocks in
one direction, a plurality of sub-bitlines aligned in the sub-cell array
blocks in a same direction of the main bitlines so as to be connected to
terminals of the unit cells to induce voltages on the unit cells,
respectively, a sense amplifier block having a plurality of sense
amplifiers shared in common by a plurality of the cell array blocks to
amplify a signal of each of the main bitlines, and at least one switching
transistor formed at least at one of each cell array block, the transistor
having a gate controlled by a corresponding one of the sub-bitline which
receives a voltage value induced from the unit cell, a drain connected to
a corresponding one of the main bitlines, and a source connected to a
ground voltage terminal, the switching transistor capable of
current-sensing a data value of the unit cell by varying a voltage
transferred to the corresponding main bitline as a current amount varies
according with the voltage induced on the corresponding one of the
sub-bitlines.
Een niet-vluchtig geheugenapparaat en een drijfmethode bestaan uit een meerderheid van de blokken van de celserie, elk blok van de celserie met inbegrip van een meerderheid van sub-cell serieblokken, elk sub-cell serieblok met inbegrip van een meerderheid van eenheidscellen, een meerderheid van hoofdbitlines die in de sub-cell serieblokken wordt gevormd in één richting, een meerderheid van sub-bitlines die in de sub-cell serieblokken wordt gericht in een zelfde richting van belangrijkste bitlines om met terminals van de eenheidscellen worden verbonden om voltages op de eenheidscellen te veroorzaken, respectievelijk, een blok dat van de betekenisversterker een meerderheid van betekenisversterkers heeft die in gemeenschappelijk door een meerderheid van de blokken van de celserie worden gedeeld om een signaal van elk van te vergroten rray block including a plurality of sub-cell array blocks, each sub-cell array block including a plurality of unit cells, a plurality of main bitlines formed in the sub-cell array blocks in one direction, a plurality of sub-bitlines aligned in the sub-cell array blocks in a same direction of the main bitlines so as to be connected to terminals of the unit cells to induce voltages on the unit cells, respectively, a sense amplifier block having a plurality of sense amplifiers shared in common by a plurality of the cell array blocks to amplify a signal of each of the main bitlines, and at least één omschakelingstransistor die op zijn minst bij één van elk blok van de celserie, de transistor wordt gevormd die een poort heeft die door een overeenkomstige één van sub-bitline wordt gecontroleerd die een voltagewaarde ontvangt die uit de eenheidscel, een afvoerkanaal wordt veroorzaakt die met een overeenkomstige één van belangrijkste bitlines wordt verbonden, en een bron die met een terminal wordt verbonden van het grondvoltage, de omschakelingstransistor geschikt huidig-ontdekt een gegevenswaarde van de eenheidscel door een voltage te variëren dat naar overeenkomstige belangrijkste bitline wordt overgebracht aangezien een huidig bedrag het overeenstemmen met het voltage variëert dat op overeenkomstige één van sub-bitlines wordt veroorzaakt.
