In an SRAM, memory cells are each constructed of four NMOS transistors and
two PMOS transistors 25 and 26. The four NMOS transistors are each
constructed of DTMOS in which the channel region is electrically connected
to the gate. In each NMOS transistor, a threshold voltage Vth is lower in
an ON stage than in an OFF stage. The threshold voltage Vth in the OFF
stage is equivalent to that of an ordinary NMOS transistor in which the
channel region is not electrically connected to the gate. Read and write
circuits of the SRAM also include MOS transistors formed of DTMOS in which
the channel region is electrically connected to the gate.
In een SRAM, worden de geheugencellen elk geconstrueerd van vier NMOS transistors en twee PMOS transistors 25 en 26. De vier NMOS transistors elk worden geconstrueerd van DTMOS waarin het kanaalgebied elektrisch met de poort wordt verbonden. In elke NMOS transistor, is een drempelvoltage Vth lager in een stadium dan in een WEG stadium. Het drempelvoltage Vth in het WEG stadium is gelijkwaardig aan dat van een gewone NMOS transistor waarin het kanaalgebied niet elektrisch met de poort wordt verbonden. Lees en schrijf de kringen van SRAM MOS ook transistors omvatten die van DTMOS worden gevormd waarin het kanaalgebied elektrisch met de poort wordt verbonden.
