A hybrid multiple redundant computer system having redundant input modules,
central processor modules, and output modules operating in parallel, where
output circuits within each output module are connected to associated
microcontrollers, such that, a first output circuit is connected to a
first and a third microcontroller, a second output circuit is connected to
a second and the first microcontroller, and a third output circuit is
connected to the third and the second microcontroller; each output module
further comprising watchdog controllers for detecting faults within the
microcontrollers or central processing modules, where the watchdog
controllers produce alarm signals upon detection of a failure within these
components; the output circuits further including means for providing a
2-of-3 vote among data produced by three central processor modules if
alarm signals are not activated and for reverting to a 2-of-2 and 1-of-1
vote in the presence of one and two faulty components respectively. The
microcontrollers further including fault diagnostic and fault recovering
means to provide correct system outputs in the presence of up to at least
two faulty components in the output circuits.
Гибридная множественная резервная система компьютера имея резервные модули входного сигнала, модули центрального обработчика, и модули выхода работая параллельно, где цепи выхода внутри каждый модуль выхода соединены к associated microcontrollers, такие что, первая цепь выхода соединена к первому и третьему microcontroller, вторая цепь выхода соединена к второму и первому microcontroller, и третья цепь выхода соединена к третьему и второму microcontroller; регуляторы каждого барбоса модуля выхода более новые состоя из для обнаруживать ошибаются внутри microcontrollers или централь обрабатывая модули, где регуляторы барбоса производят сигналы сигнала тревоги на обнаружении отказа внутри эти компоненты; цепи выхода более далее включая середины для обеспечивать вотум 2-of-3 среди данных произвели 3 модулями центрального обработчика если сигналы сигнала тревоги не активированы и для reverting к вотуму 2-of-2 и 1-of-1 in the presence of один и 2 небезупречных компонента соответственно. Microcontrollers более далее включая diagnostic недостатка и середины недостатка беря обеспечить правильно выходы системы in the presence of up to по крайней мере 2 небезупречных компонента в цепях выхода.
