A DRAM device in which a portion of bit lines has enlarged width portions
at a portion of a peripheral/core area to be connected with upper layered
circuit wiring through metal contacts, includes spacers formed of a layer
of material having an etch selectivity with respect to a bit line
interlayer insulating layer deposited after said bit lines are formed, and
disposed on sides of an upper surface of each said enlarged width portion
to protect sides of said enlarged width portions; an interlayer insulating
layer and at least a portion of an etch stop layer disposed between said
bit lines and transistors of a substrate; and metal contact pads formed
along with bit line contact plugs to pass through said interlayer
insulating layer and said etch stop layer.
Um dispositivo do DRAM em que uma parcela do bocado alinha ampliou parcelas da largura em uma parcela de uma área de peripheral/core a ser conectada com a fiação mergulhada superior do circuito através dos contatos do metal, inclui os espaçadores dados forma de uma camada de material que tem um selectivity gravura em àgua forte com respeito a uma linha camada isolando do bocado do interlayer depositados depois que as linhas ditas do bocado estão dadas forma, e disposto em lados de uma superfície superior de cada parcela ampliada dita da largura proteger lados de largura ampliada dita reparte; uma camada isolando do interlayer e ao menos uma parcela de uma camada do batente gravura em àgua forte dispuseram entre linhas do bocado e transistor ditos de uma carcaça; e as almofadas do contato do metal deram forma junto com a linha plugues do bocado do contato para passar com a camada isolando do interlayer dito e camada dita do batente gravura em àgua forte.
