Integrated circuit structures comprising an embedded ferroelectric memory
cell and methods of forming the same are described. These structures
include a transistor level, a ferroelectric device level, a first metal
level, an inter-level dielectric level and a second metal level. In a
first embodiment, the ferroelectric device level is disposed over an
isolation layer of the transistor level and an isolation layer of the
ferroelectric level has one or more vias that are laterally sized larger
than corresponding contact vias extending through the transistor isolation
layer and aligned therewith. In a second embodiment, the first metal level
and the ferroelectric device level are integrated into the same level. In
a third embodiment, the ferroelectric device level is disposed over the
first metal level. In a fourth embodiment, the ferroelectric device level
is disposed over the inter-level dielectric level that, in turn, is
disposed over the first metal level. In a fifth embodiment, the
ferroelectric device level is disposed over the transistor isolation layer
and the ferroelectric isolation layer has one or more vias extending
through the ferroelectric isolation layer and the transistor isolation
layer. These embodiments implement different strategies for improving the
yield and performance of embedded ferroelectric devices.
Οι δομές ολοκληρωμένων κυκλωμάτων που περιλαμβάνουν ένα ενσωματωμένο σιδηροηλεκτρικό κύτταρο μνήμης και τις μεθόδους το ίδιο πράγμα περιγράφονται. Αυτές οι δομές περιλαμβάνουν ένα επίπεδο κρυσταλλολυχνιών, ένα σιδηροηλεκτρικό επίπεδο συσκευών, ένα πρώτο επίπεδο μετάλλων, ένα διά-ισόπεδο διηλεκτρικό επίπεδο και ένα δεύτερο επίπεδο μετάλλων. Σε μια πρώτη ενσωμάτωση, το σιδηροηλεκτρικό επίπεδο συσκευών διατίθεται πέρα από ένα στρώμα απομόνωσης του επιπέδου κρυσταλλολυχνιών και ένα στρώμα απομόνωσης του σιδηροηλεκτρικού επιπέδου έχει ένα ή περισσότερα vias που είναι πλευρικά ταξινομημένα μεγαλύτερα από τα vias επαφών αντιστοιχίας που επεκτείνονται μέσω του στρώματος απομόνωσης κρυσταλλολυχνιών και που ευθυγραμμίζουν συνεπώς. Σε μια δεύτερη ενσωμάτωση, το πρώτο επίπεδο μετάλλων και το σιδηροηλεκτρικό επίπεδο συσκευών είναι ενσωματωμένα στο ίδιο επίπεδο. Σε μια τρίτη ενσωμάτωση, το σιδηροηλεκτρικό επίπεδο συσκευών διατίθεται πέρα από το πρώτο επίπεδο μετάλλων. Σε μια τέταρτη ενσωμάτωση, το σιδηροηλεκτρικό επίπεδο συσκευών διατίθεται πέρα από το διά-ισόπεδο διηλεκτρικό επίπεδο που, στη συνέχεια, διατίθεται πέρα από το πρώτο επίπεδο μετάλλων. Σε μια πέμπτη ενσωμάτωση, το σιδηροηλεκτρικό επίπεδο συσκευών διατίθεται πέρα από το στρώμα απομόνωσης κρυσταλλολυχνιών και το σιδηροηλεκτρικό στρώμα απομόνωσης έχει ένα ή περισσότερα vias εκτεινόμενος μέσω του σιδηροηλεκτρικού στρώματος απομόνωσης και του στρώματος απομόνωσης κρυσταλλολυχνιών. Αυτές οι ενσωματώσεις εφαρμόζουν τις διαφορετικές στρατηγικές για την παραγωγή και την απόδοση των ενσωματωμένων σιδηροηλεκτρικών συσκευών.
