Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape

   
   

A process for forming a shallow trench isolation (STI), structure in a semiconductor substrate, featuring a group of insulator liner layers located on the surfaces of the shallow trench shape used to accommodate the STI structure, has been developed. After defining a shallow trench shape featuring rounded corners, a group of thin insulator liner layers, each comprised of either silicon oxide or silicon nitride, is deposited on the exposed surfaces of the shallow trench shape via atomic layer depositing (ALD), procedures. A high density plasma procedure is used for deposition of silicon oxide, filling the shallow trench shape which is lined with the group of thin insulator liner layers. The silicon nitride component of the insulator liner layers, prevents diffusion or segregation of P type dopants from an adjacent P well region to the silicon oxide of the STI structure.

Был начат процесс для формировать отмелую изоляцию шанца (STI), структуру в субстрате полупроводника, отличая группой в составе слои вкладыша изолятора расположенные на поверхностях отмелой формы шанца используемой для того чтобы приспособить структуру STI. После определять отмелую форму шанца отличая округленными углами, группа в составе тонкие слои вкладыша изолятора, каждое, котор состоят из или окиси кремния или нитрида кремния, депозированы на, котор подвергли действию поверхностях отмелой формы шанца через атомный слой депозируя (ALD), процедурах. Высокая процедура по плазмы плотности использована для низложения окиси кремния, заполняя отмелую форму шанца которая выровняна с группой в составе тонкие слои вкладыша изолятора. Компонент нитрида кремния вкладыша изолятора наслаивает, предотвращает диффузию или сегрегацию dopants типа п от смежной зоны п хорошей к окиси кремния структуры STI.

 
Web www.patentalert.com

< Plasma enhanced pulsed layer deposition

< Method of forming a quantum dot and a gate electrode using the same

> Damascene capacitor formed in metal interconnection layer

> Method of forming an electroless nucleation layer on a via bottom

~ 00112