Memory redundancy implementation

   
   

In a memory module having a designated group of memory cells assigned to represent a logical portion of the memory structure, a memory redundancy circuit having a redundant group of memory cells; and a redundancy controller coupled with the designated group and the redundant group. The redundancy controller, which can include a redundancy decoder, assigns the redundant group to the logical portion of the memory structure in response to a preselected memory group condition, e.g., a "FAILED" memory group condition. The redundancy controller also can include selectable switches, for example, fuses, which can encode the preselected memory group condition. The designated group of memory cells and the redundant group of memory cells can be a memory row, a memory column, a preselected portion of a memory module, a selectable portion of a memory module, a memory module, or a combination thereof.

Em um módulo da memória que tem um grupo designado das pilhas de memória atribuídas para representar uma parcela lógica da estrutura de memória, um circuito da redundância da memória que tem um grupo redundante de pilhas de memória; e um controlador da redundância acoplado com o grupo designado e o grupo redundante. O controlador da redundância, que pode incluir um decodificador da redundância, atribui o grupo redundante à parcela lógica da estrutura de memória em resposta a uma condição preselected do grupo da memória, por exemplo, uma condição "FALHADA" do grupo da memória. O controlador da redundância também pode incluir os interruptores selecionáveis, para o exemplo, os fusíveis, que podem codificar a condição preselected do grupo da memória. O grupo designado de pilhas de memória e o grupo redundante de pilhas de memória podem ser uma fileira da memória, uma coluna da memória, uma parcela preselected de um módulo da memória, uma parcela selecionável de um módulo da memória, de um módulo da memória, ou de uma combinação disso.

 
Web www.patentalert.com

< Data mining application programming interface

< Secure write blocking circuit and method for preventing unauthorized write access to nonvolatile memory

> System and method for a refreshable proxy pool in a communication services patterns environment

> Zero-crossing direction and time interval jitter measurement apparatus using offset sampling

~ 00114