P wells (11, 12) having different impurity profiles are adjacently formed
in a surface (50S) of a semiconductor substrate (50). A P-type layer (20)
having lower resistivity than the P wells (11, 12) is formed in the
surface (50S) across the P wells (11, 12), so that the P wells (11, 12)
are electrically connected with each other through the P-type layer (20).
Contacts (31, 32) fill in contact holes (70H1, 70H2) formed in an
interlayer isolation film (70) respectively in contact with the P-type
layer (20). The contacts (31, 32) are connected to a wire (40). The wire
(70) is connected to a prescribed potential, thereby fixing the P wells
(11, 12) to prescribed potentials through the contacts (31, 32) and the
P-type layer (20). Thus, the potentials of the wells can be stably fixed
and the layout area of elements for fixing the aforementioned potentials
can be reduced.
Die P Brunnen (11, 12) unterschiedliche Verunreinigung Profile habend werden angrenzend in einer Oberfläche (50S) eines Halbleitersubstrates (50) gebildet. Eine P-Art die Schicht (20), die niedrigere Widerstandskraft als die P Brunnen (11, 12) hat wird in der Oberfläche (50S) über den P Brunnen (11, 12) gebildet, damit die P Brunnen (11, 12) elektrisch mit einander durch die P-Art Schicht (20) angeschlossen werden. Kontakte (31, 32) füllen die Kontaktbohrungen (70H1, 70H2) gebildet in einem Zwischenlagelokalisierung Film (70) beziehungsweise in Verbindung mit der P-Art Schicht aus (20). Die Kontakte (31, 32) werden an eine Leitung (40) angeschlossen. Die Leitung (70) wird an ein vorgeschriebenes Potential angeschlossen, dadurch repariert man die P Brunnen (11, 12) zu vorgeschriebenen Potentialen durch die Kontakte (31, 32) und die P-Art Schicht (20). So können die Potentiale der Brunnen beständig geregelt werden und der Planbereich der Elemente für das Reparieren der vorher erwähnten Potentiale kann verringert werden.
