CMOS devices hardened against total dose radiation effects

   
   

A CMOS or NMOS device has one or more n-channel FETs disposed on a substrate, the device being resistant to total dose radiation failures, the device further including a negative voltage source, for applying a steady negative back bias to the substrate of the n-channel FETs to mitigate leakage currents in the device, thereby mitigating total dose radiation effects. A method for operating a CMOS or NMOS device to resist total dose radiation failures, the device having one or more n-channel FETs disposed on a substrate, has the steps: (a) disposing the CMOS or NMOS device in a radiation environment, the radiation environment delivering a dose on the order of tens or hundreds of krad (Si) over the period of use of the CMOS device; and (b) applying a negative back bias to the substrate of the NMOS FETs, at a voltage for mitigating leakage currents about the n-channel FETs.

Un dispositivo di NMOS o di CMOS ha uno o più fETs della n-scanalatura disposti di su un substrato, il dispositivo che è resistente ai guasti totali di radiazione della dose, il dispositivo più ulteriormente che include una fonte negativa di tensione, per l'applicazione della polarizzazione costante della parte posteriore della negazione al substrato dei fETs della n-scanalatura per attenuare le correnti di perdita nel dispositivo, quindi attenuante gli effetti totali di radiazione della dose. Un metodo per fare funzionare un dispositivo di NMOS o di CMOS per resistere ai guasti totali di radiazione della dose, il dispositivo che ha uno o più fETs della n-scanalatura disposti di su un substrato, ha i punti: (a) disporre del dispositivo di NMOS o di CMOS in un ambiente di radiazione, l'ambiente di radiazione che trasporta una dose sull'ordine dei dieci o delle centinaia del krad (silicone) durante il periodo di uso del dispositivo di CMOS; e (b) applicando una polarizzazione della parte posteriore della negazione al substrato dei fETs di NMOS, ad una tensione per le correnti di perdita attenuarsi circa i fETs della n-scanalatura.

 
Web www.patentalert.com

< LCD and method of improving the brilliance of the same

< Complementary MOS semiconductor device

> Device structure and method for reducing silicide encroachment

> Device with recessed thin and thick spacers for improved salicide resistance on polysilicon gates

~ 00125