Process for forming barrier/seed structures for integrated circuits

   
   

A process and structure are provided that allows electroplating to fill sub-micron, high aspect ratio features using a non-conformal conductive layer between the dielectric layer and the platability layer. The conductive layer is a relatively thick layer overlying the planar surface of the wafer and the bottom of the features to be filled. Little or no material of the conductive layer is formed on the feature sidewalls. The thick conductive layer on the field provides adequate conductivity for uniform electroplating, while the absence of significant conductive material on the sidewalls decreases the aspect ratio of the feature and makes void-free filling easier to accomplish with electroplating. Further, the absence of significant material on the sidewalls allows a thicker barrier layer to be formed for higher reliability.

Een proces en een structuur worden verstrekt die toestaat galvaniserend om submicron, hoge aspectverhouding eigenschappen te vullen gebruikend een niet conforme geleidende laag tussen de diëlektrische laag en de platabilitylaag. De geleidende laag is een vrij dikke laag bedekkend de vlakoppervlakte van het wafeltje en de bodem van de te vullen eigenschappen. Weinig of geen materiaal van de geleidende laag wordt gevormd op de eigenschapzijwanden. De dikke geleidende laag op het gebied verstrekt adequaat geleidingsvermogen voor het eenvormige galvaniseren, terwijl de afwezigheid van significant geleidend materiaal op de zijwanden de aspectverhouding van de eigenschap vermindert en hetvrije vullen gemakkelijker maakt om met het galvaniseren te verwezenlijken. Verder, laat de afwezigheid van significant materiaal op de zijwanden een dikkere barrièrelaag toe om voor hogere betrouwbaarheid worden gevormd.

 
Web www.patentalert.com

< System and method for fingerprinting of semiconductor processing tools

< Methods and apparatus for forming barrier layers in high aspect ratio vias

> Process for producing oxide thin films

> Buried strap formation method for sub-150 nm best DRAM devices

~ 00131