A method of fabricating a memory device structure, where the method
includes the steps of forming a tunnel oxide layer, a silicon nitride
layer and a silicon oxide layer. A conductive layer is then formed on top
of the silicon oxide. The conductive layer is then patterned to form a
conductive gate layer. The silicon oxide layer is patterned during the
same step of patterning the conductive layer, exposing the silicon nitride
layer. Following that, a blanket dielectric layer is then formed on the
substrate. This blanket dielectric layer is patterned with one etch step
to form a spacer wall at the sides of the conductive gate layer.
Een methode om een structuur van het geheugenapparaat te vervaardigen, waar de methode de stappen van het vormen van een laag van het tunneloxyde, een laag van het siliciumnitride en een laag van het siliciumoxyde omvat. Een geleidende laag wordt dan gevormd bovenop het siliciumoxyde. De geleidende laag is dan gevormd om een geleidende poortlaag te vormen. De laag van het siliciumoxyde is gevormd tijdens de zelfde stap van het vormen van de geleidende laag, die de laag van het siliciumnitride blootstelt. Na dat, wordt een algemene diëlektrische laag dan gevormd op het substraat. Deze algemene diëlektrische laag is gevormd met één etst stap om een verbindingsstukmuur aan de kanten van de geleidende poortlaag te vormen.
