In a computer processor, a low-order portion of a virtual address for a
pipelined operation is compared directly with the corresponding low-order
portions of addresses of operations below it in the pipeline to detect an
address conflict, without first translating the address. Preferably, if a
match is found, it is assumed that an address conflict exists, and the
pipeline is stalled one or more cycles to maintain data integrity in the
event of an actual address conflict. Preferably, the CPU has caches which
are addressed using real addresses, and a translation lookaside buffer
(TLB) for determining the high-order portion of a real address. The
comparison of low-order address portions provides conflict detection
before the TLB can translate a real address of an instruction.
In un processor del calcolatore, una parte di ordine ridotto di un indirizzo virtuale per un funzionamento canalizzato è paragonata direttamente alle parti di ordine ridotto corrispondenti degli indirizzi dei funzionamenti sotto esso nella conduttura per rilevare un conflitto di indirizzo, senza in primo luogo tradurre l'indirizzo. Preferibilmente, se un fiammifero è trovato, è presupposto che un conflitto di indirizzo esista e la conduttura si arresta uno o più cicli per effettuare l'integrità di dati in caso di un conflitto di indirizzo reale. Preferibilmente, il CPU ha i nascondigli che sono indirizzati usando gli indirizzi reali e un amplificatore di lookaside di traduzione (TLB) per la determinazione della parte high-order di un indirizzo reale. Il confronto delle parti di indirizzo di ordine ridotto fornisce la rilevazione di conflitto prima che il TLB possa tradurre un indirizzo reale di un'istruzione.
