Dopant of an n-type is deposited in the channel area of a p-type well of
isolated gate floating gate NMOS transistors forming the memory cells of a
memory device array connected in a NAND gate architecture. The dopant is
provided by a tilt angle around the existing floating gate/control gate
structure at the stage of the fabrication process where the floating
gate/control structure is in existence, the field oxidation step may also
have occurred, and implantation of the source and drain dopants may also
have occurred. This forms a retrograde n-type distribution away from the
direction of the surface of the substrate in the channel, which is also
concentrated laterally toward the centerline axis of the gate structure
and decreases towards the opposing source and drain regions. This
deposition promotes buried-channel-like performance of the NMOS
transistors connected in series in the NAND gate memory architecture. This
reduces series resistance of the series-connected floating gate MOS
devices, allowing the desired reduction in source/drain dopant levels in
order to combat short channel effects.
Il dopant di un n-tipo è depositato bene nella zona della scanalatura di un p-tipo di transistori di galleggiante isolati di NMOS del cancello del cancello che formano le cellule di memoria di un allineamento del dispositivo di memoria collegato in un'architettura del cancello di NAND. Il dopant è fornito da un angolo di inclinazione intorno alla struttura di galleggiante esistente del cancello di gate/control nella fase del processo di montaggio dove la struttura di galleggiante di gate/control è in atto, il punto di ossidazione del campo può anche accadere e l'impianto dei dopant dello scolo e di fonte può anche accadere. Ciò forma un n-tipo retrogrado distribuzione via dal senso della superficie del substrato nella scanalatura, che inoltre è concentrata lateralmente verso l'asse della linea centrale della struttura del cancello e diminuisce verso le regioni avversarie dello scolo e di fonte. Questo deposito promuove seppell-scanalatura-come le prestazioni dei transistori di NMOS collegati in serie nell'architettura di memoria del cancello di NAND. Ciò riduce la resistenza di serie dei dispositivi di galleggiante collegati in serie del MOS del cancello, permettendo che la riduzione voluta dei livelli del dopant di source/drain per combatti gli effetti corti della scanalatura.
