A semiconductor device of the present invention includes memory cells. Each
of the memory cells includes a word gate formed over a semiconductor
substrate with a second gate insulating layer interposed therebetween, an
impurity layer, and first and second control gates in the shape of
sidewalls. The first and second control gates adjacent to the impurity
layer interposed therebetween is connected with a common contact section.
The common contact section includes a contact conductive layer, a stopper
insulating layer, and a cap insulating layer. The contact conductive layer
is continuous with the first and second control gates. The cap insulating
layer is formed at least over the stopper insulating layer.
Um dispositivo de semicondutor da invenção atual inclui pilhas de memória. Cada uma das pilhas de memória inclui uma porta da palavra dada forma sobre uma carcaça do semicondutor com uma camada isolando da segunda porta interposed therebetween, uma camada da impureza, e primeiramente e segundas portas do controle na forma dos sidewalls. As primeiras e segundas portas do controle junto à camada da impureza interposed therebetween são conectadas com uma seção comum do contato. A seção comum do contato inclui uma camada condutora do contato, uma camada isolando do bujão, e uma camada isolando do tampão. A camada condutora do contato é contínua com as primeiras e segundas portas do controle. A camada isolando do tampão é dada forma ao menos sobre a camada isolando do bujão.
