Method for fabricating a semiconductor chip interconnect

   
   

A microelectronic semiconductor interconnect structure barrier and method of deposition provide improved conductive barrier material properties for high-performance device interconnects. The barrier comprises a dopant selected from the group consisting of platinum, palladium, iridium, rhodium, and time. The barrier can comprises a refractory metal selected from the group consisting of tantalum, tungsten titanium, chromium, and cobalt, and can also comprise a third element selected from the group consisting of carbon, oxygen and nitrogen. The dopant and other barrier materials can be deposited by chemical-vapor deposition to achieve good step coverage and a relatively conformal thin film with a good nucleation surface for subsequent metallization such as copper metallization. In one embodiment, the barrier suppresses diffusion of copper into other layers of the device, including the inter-metal dielectric, pre-metal dielectric, and transistor structures.

Una barrera de la estructura de la interconexión del semiconductor y un método microelectrónicos de deposición proporcionan la barrera conductora mejorada que las características materiales para el dispositivo de alto rendimiento interconectan. La barrera abarca un dopant seleccionado a partir del platino, del paladio, del iridio, del rodio, y del tiempo que consisten en del grupo. La lata de la barrera abarca un metal refractario seleccionado del tantalio del grupo, del titanio del tungsteno, del cromo, y del cobalto que consisten en, y puede también abarcar un tercer elemento seleccionado del carbón, del oxígeno y del nitrógeno que consisten en del grupo. El dopant y otros materiales de la barrera se pueden depositar por la deposición del producto-vapor para alcanzar buena cobertura del paso y una película fina relativamente conformal con una buena superficie del nucleation para la metalización subsecuente tal como metalización de cobre. En una encarnación, la barrera suprime la difusión del cobre en otras capas del dispositivo, incluyendo el dieléctrico del inter-metal, el dieléctrico del pre-metal, y las estructuras del transistor.

 
Web www.patentalert.com

< Metal non-oxide coated polymer substrates

< High dielectric constant composites of metallophthalaocyanine oligomer and poly(vinylidene-trifluoroethylene) copolymer

> Semiconductor device having a low dielectric constant dielectric material and process for its manufacture

> GCIB processing to improve interconnection vias and improved interconnection via

~ 00142