A field effect transistor (FET) has a channel formed in a pore extending up
from a conductive portion of a substrate through a stack of planar layers
including a first insulating layer, a gate layer, and a second insulating
layer. The pore can be upright or inclined relative to the layers. A
nanoparticle used for a mask of a directional etching process ultimately
defines the size of the pore and therefore the channel width. The
substrate or a doped region of the substrate formed immediately beneath
the channel can be a source/drain of the FET with the other drain/source
being a doped region adjacent the top of the channel. The gate layer can
form the gate or can contact a separate gate inside the pore.
Un transistore di effetto di campo (FET) ha una scanalatura formata in un poro che si estende in su da una parte conduttiva di un substrato attraverso una pila di strati planari compreso un primo strato isolante, uno strato del cancello e un secondo strato isolante. Il poro può essere dritto o propenso riguardante gli strati. Un nanoparticle usato per una mascherina di un processo direzionale acquaforte infine definisce il formato del poro e quindi della larghezza della scanalatura. Il substrato o una regione verniciata del substrato ha formato immediatamente sotto la scanalatura può essere un source/drain del FET con l'altro drain/source che è una regione verniciata adiacente la parte superiore della scanalatura. Lo strato del cancello può formare il cancello o può mettersi in contatto con un cancello separato all'interno del poro.
