Wafer-level package with a cavity and fabricating method thereof

   
   

A wafer-level package with a cavity includes a chip, a substrate, and a seal member. The chip has a micro device and a plurality of bonding pads electrically connected to the micro device. The substrate has a plurality of through conductive vias corresponding and electrically connected to the bonding pads. Each of the bonding pads on the chip is provided with a conductive bump for electrically connecting the bonding pad to the conductive via. The seal member surrounds the package to form a hermetical cavity. The present invention further provides a method for fabricating the wafer-level package with a cavity.

Omvat een wafeltje-niveau pakket met een holte een spaander, een substraat, en een verbindingslid. De spaander heeft een micro- apparaat en een meerderheid van het plakken van stootkussens die elektrisch met het micro- apparaat worden verbonden. Het substraat heeft een meerderheid van door geleidende vias die met de stootkussens beantwoorden en elektrisch wordt verbonden plakkend. Elk van de stootkussens plakkend op de spaander wordt voorzien van een geleidende buil voor elektrisch het verbinden van het stootkussen plakkend met geleidend via. Het verbindingslid omringt het pakket om een hermetische holte te vormen. De onderhavige uitvinding voorziet verder een methode om het wafeltje-vlakke pakket te vervaardigen van een holte.

 
Web www.patentalert.com

< Stress isolating die attach structure and method

< Packaged RF power transistor having RF bypassing/output matching network

> Isolating temperature sensitive components from heat sources in integrated circuits

> Method of mounting a circuit component and joint structure therefor

~ 00145